數據緩沖：由于I/O設備的(de)速率較低而CPU和內存的(de)速率卻很高(gao)，故(gu)在(zai)控制器(qi)中必(bi)須設置一緩沖器(qi)。在(zai)輸出時，用(yong)此緩沖器(qi)暫存由主機(ji)高(gao)速傳來的(de)數(shu)據(ju)，然后才以I/O設備所(suo)具有的(de)速率將緩沖器(qi)中的(de)數(shu)據(ju)傳送給I/O設備；在(zai)輸入時，緩沖器(qi)則用(yong)于暫存從(cong)I/O設備送來的(de)數(shu)據(ju)，待接(jie)收到一批數(shu)據(ju)后，再(zai)將緩沖器(qi)中的(de)數(shu)據(ju)高(gao)速地傳送給主機(ji)。

差錯控制：設備(bei)控制器還兼管對由I/O設備(bei)傳送來的數(shu)據進行差錯檢測(ce)。若發(fa)現傳送中(zhong)出現了錯誤(wu)，通(tong)常是(shi)將(jiang)差錯檢測(ce)碼置位，并向 CPU報告，于(yu)是(shi)CPU將(jiang)本次(ci)傳送來的數(shu)據作(zuo)廢，并重新(xin)進行一次(ci)傳送。這(zhe)樣便可(ke)保證數(shu)據輸入的正確性。

數據交換：這是(shi)指實(shi)現CPU與控(kong)制(zhi)(zhi)器(qi)之(zhi)間、控(kong)制(zhi)(zhi)器(qi)與設備之(zhi)間的數(shu)據(ju)(ju)(ju)交(jiao)換。對(dui)(dui)于(yu)前者，是(shi)通(tong)過數(shu)據(ju)(ju)(ju)總(zong)線，由CPU并行地把數(shu)據(ju)(ju)(ju)寫入(ru)控(kong)制(zhi)(zhi)器(qi)，或從(cong)(cong)控(kong)制(zhi)(zhi)器(qi)中并行地讀出數(shu)據(ju)(ju)(ju)；對(dui)(dui)于(yu)后者，是(shi)設備將(jiang)數(shu)據(ju)(ju)(ju)輸入(ru)到控(kong)制(zhi)(zhi)器(qi)，或從(cong)(cong)控(kong)制(zhi)(zhi)器(qi)傳送(song)給設備。為此(ci)，在控(kong)制(zhi)(zhi)器(qi)中須設置數(shu)據(ju)(ju)(ju)寄存(cun)器(qi)。

狀態說明：標(biao)識和報告(gao)設(she)備(bei)(bei)的狀(zhuang)(zhuang)態控制器(qi)應記下設(she)備(bei)(bei)的狀(zhuang)(zhuang)態供CPU了解。例如(ru)，*當(dang)該(gai)(gai)設(she)備(bei)(bei)處(chu)于發送就(jiu)緒狀(zhuang)(zhuang)態時，CPU才能啟(qi)動控制器(qi)從設(she)備(bei)(bei)中讀(du)出數據。為此，在(zai)控制器(qi)中應設(she)置一狀(zhuang)(zhuang)態寄(ji)存器(qi)，用其中的每一位來反映設(she)備(bei)(bei)的某一種(zhong)狀(zhuang)(zhuang)態。當(dang)CPU將該(gai)(gai)寄(ji)存器(qi)的內容讀(du)入(ru)后，便可了解該(gai)(gai)設(she)備(bei)(bei)的狀(zhuang)(zhuang)態。

接收和識別命令：CPU可以(yi)向控(kong)制(zhi)器(qi)發送多(duo)種不同(tong)(tong)的命(ming)令(ling)(ling)，設備控(kong)制(zhi)器(qi)應能接收并識別這(zhe)些(xie)命(ming)令(ling)(ling)。為此，在控(kong)制(zhi)器(qi)中(zhong)應具有相應的控(kong)制(zhi)寄(ji)存器(qi)，用來存放接收的命(ming)令(ling)(ling)和參(can)數(shu)，并對所接收的命(ming)令(ling)(ling)進行(xing)譯(yi)碼(ma)。例(li)如，磁盤(pan)控(kong)制(zhi)器(qi)可以(yi)接收CPU發來的Read、Write、Format等15條不同(tong)(tong)的命(ming)令(ling)(ling)，而且有些(xie)命(ming)令(ling)(ling)還帶有參(can)數(shu)；相應地，在磁盤(pan)控(kong)制(zhi)器(qi)中(zhong)有多(duo)個(ge)寄(ji)存器(qi)和命(ming)令(ling)(ling)譯(yi)碼(ma)器(qi)等。

地址識別：就像內存中(zhong)的每一(yi)(yi)(yi)個單元都(dou)(dou)有(you)一(yi)(yi)(yi)個地址一(yi)(yi)(yi)樣，系統中(zhong)的每一(yi)(yi)(yi)個設(she)備(bei)也都(dou)(dou)有(you)一(yi)(yi)(yi)個地址，而(er)設(she)備(bei)控(kong)制(zhi)器又必須能夠識別它所控(kong)制(zhi)的每個設(she)備(bei)的地址。此外(wai)，為使CPU能向(或(huo)從)寄存器中(zhong)寫入(或(huo)讀(du)出)數據，這些寄存器都(dou)(dou)應(ying)具有(you)的地址。